为什么说造芯片比造原子弹难多了 芯片生产过程是怎样的
说造芯片比原子弹其实更多的是说客观性的，芯片是一个完整的产业链，需要多方面合作，那么，芯片生产过程是怎样的？下面我就带来介绍。
为什么说造芯片比造原子弹难多了
虽然都是高科技下的产物，但芯片相对于原子弹来说，还需要国际合作及产业链，并不是独立工程。
造一颗普通原子弹大概需要15公斤的浓缩铀，提取一公斤的武器级的浓缩铀大概需要200吨的油矿，也就是需要三千吨的油矿;
芯片完全不一样，它是一个产业链，涉及到很多行业，比如机械、电子、冶金、化工、材料等等;半导体芯片制造环节用到的一台设备光刻机，全球目前只有荷兰一家公司能做，但是需要两千多家厂商给它提供零部件;
芯片没有办法建立完全本地化的产业链，它是一个国际合作的产物。
芯片生产过程是怎样的
将单晶硅切片打磨形成晶圆，在晶圆上，采用一定的工艺将电路中所需要的晶体管、电阻、电容和电感等元件及布线刻画在晶圆上，就形成了集成电路(integrated circuit，IC)，通过对集成电路封装测试便形成了芯片。
一、IC设计
半导体行业发展到现阶段，已经形成了IC设计和IC制造分离的模式，主要原因是建设IC制造厂需要花费高达数亿甚至数十亿美元的巨额投资，并且生产工艺日趋复杂，所以当前半导体行业便形成了IC设计和IC制造的专业化分工模式。
从事IC设计的公司一般被称为“Fabless”(Fabrication(制造)和less(无、没有)的组合)，其只负责设计与销售，不负责制造，手机厂商中的华为、苹果、小米以及高通和联发科，都属于Fabless。
IC制造的过程就如同盖房子一样，Fabless负责房子的设计部分。
IC设计可分成几个步骤，依序为：规格制定→逻辑设计→电路布局→布局后模拟→光罩制作。
规格制定
需求端与IC设计工程师对接，并开出需要的IC的规格，以确定IC的功能、IC封装及管脚定义等，而后IC设计工程师开始设计。
逻辑设计
通过EDA软件的帮助，工程师完成逻辑设计图。
电路布局
将逻辑设计图转化为电路图。
布局后模拟
经由软件测试，试验电路是否符合要求。
光罩制作
电路图完成测试后，将电路制作成一片片光罩，完成后的光罩送往IC制造公司。
二、IC制造
IC的线路布局由Fabless设计好之后，就交由Foundry来对晶圆进行加工，将光罩上的电路加工到晶圆上。
我们常说的台积电就是最为典型的Foundry，他们专注芯片制造，发展相关的工艺和制程，Foundry厂商其实就是Fabless厂商的代工方，俗称“代工厂”。
加工晶圆时，可以简单分成几个步骤，依序为：金属溅镀→涂布光阻→蚀刻技术→光阻去除。虽然在实际制造时，制造步骤会复杂的多，使用的材料也有所不同，但是大体上皆采用类似的原理。
金属溅镀
将金属材料均匀洒在晶圆片上，形成薄膜。
涂布光阻
先将光阻材料放在晶圆片上，透过光罩将光束打在不要的部分上，破坏光阻材料结构，再以化学药剂将被破坏的材料洗去。
蚀刻技术
将没有受光阻保护的硅晶圆，以离子束蚀刻。
光阻去除
使用去光阻液将剩下的光阻溶解掉，如此便完成一次流程。
最后便会在一整片晶圆上完成很多IC，接下来只要将完成的方形IC剪下，便可送到封装厂做封装测试。
三、封装测试
经过漫长的流程，从设计到制造，终于获得一颗IC。然而现在的IC相当小且薄，如果不施加保护，会被轻易的刮伤损坏。此外，因为芯片的尺寸微小，如果不用一个较大尺寸的外壳，将不易于安置在电路板上。因此需要对IC进行封装。
目前常见的封装方式有两种，一种是电动玩具内常见的，黑色长得像蜈蚣的DIP封装，另一种为购买盒装CPU时常见的BGA封装。
完成封装后，便要进入测试的阶段，在这个阶段便要确认封装完成的芯片是否能正常的工作，正确无误之后便可出货给组装厂，做成电子产品。至此，芯片便完成了整个生产的任务。
造原子弹和芯片相比，究竟哪个更难？
我认为造芯片的难度更大。因为芯片要求更加细致，这一点和原子弹有很大的差别。芯片对于技术的要求更高，在制作方式以及难度上也会有相应的提升。芯片和原子弹都是当前高科技的大成品，但是两者相比较之下。原子弹每个国家都有一定能力制作，尤其是五常国家。甚至五常国家之外的绝大部分国家，只要原材料充足，并且法律允许的情况之下，都能够制作出原子弹。但是芯片却非常不同，芯片的原材料其实就是沙子。但却只有少数几个国家能够独立自主建造芯片，绝大部分五常国家也仍然不能够做到。造原子弹和芯片相比，芯片的技术难度更高。很多人总是将制造原子弹和制造芯片混为一谈，但是我认为两者有本质上的区别。或者说两者在制作工艺以及研发方向上有很大的差别。首先原子弹的研制就是为了威慑他人，来巩固国防力量。因此只要考虑到威力，涉及的物理学方面是比较广泛的。因此原材料到位，并且拥有专业的人才就能够制作原子弹。但是芯片却有很大的不同。虽然制作芯片也是属于物理学的范畴之内，但是制作芯片，要求更高一些。尤其是在精度方面，要求的精准度已经远远超过原子弹所要求的精度。芯片需要特殊的仪器。除此之外，制作芯片是需要特殊的仪器，而原子弹却不用。原子弹只要材料够，并且拥有某方面知识较为丰富的人才。但是芯片除了要求人才方面以外，在仪器方面也有着很高的要求。制作芯片需要用到特殊的光刻机，但世界上只有少数几个国家能够制作光刻机。而且制作光刻机需要整合很多国家的先进技术，制作一台光刻机的难度，要远远超过制造一枚原子弹。
为什么说芯片制造比芯片设计更难?难在哪个步骤上?
具体原因如下：不同种类的芯片所面临的物理极限的挑战是不一样的，我们来分类看一下。先来看3D-NAND芯片。NAND这个词在外行的看来比较陌生，但实际上离我们并不遥远，我们买的很多固态硬盘的核心存储芯片，就是3D-NAND芯片。国产3D NAND芯片之所以落后，就是在于国产芯片的堆叠层数较低，目前国产芯片最高可以做到64层，而一线大厂，如三星、海力士、镁光等，已经可以做到128层及以上。叠加的层数越多，工艺制造上遭遇的难度与问题就会越大，电路搭错的几率就会越高。3D NAND芯片的制造难度在于：在水平方向上，要解决增加图案密度的问题，以增加存储密度；在垂直方向上，又要解决高深宽比（HAR）刻蚀均匀性的问题。实际上，在芯片研发与制造过程中，类似的例子数不胜数，新的工艺失效模型永远在颠覆着我们的认知，有的时候甚至会感叹这是一门玄学，我们要做的，就是不断地挑战微观控制的极限。我们再来说一下逻辑芯片。我们日常接触的CPU芯片、显卡芯片都隶属于此范畴。逻辑芯片在器件上要解决的首要问题就是，随着随着摩尔定律的推进以及尺寸的缩小，CMOS器件在某些电性能方面出现了衰退，这就需要新的器件设计。我在另一篇回答中对此有过科普性的讲解，这里就不重复介绍了。比如，为了让尺寸缩小，分辨率更高，光刻工艺会采用浸没式光刻。所谓的浸没式，就是让光源与光刻胶之间使用水来充当光路介质，这就对光刻机台以及工艺提出更高的挑战。尺寸的缩小不仅仅体现在图案的尺寸上，垂直方向上的薄膜高度的要求也越来越高。在这样的背景下，原子层沉积（ALD）技术被发明出来，这样在薄膜厚度上可以精确地控制到只有几层原子的厚度。ALD可沉积任意层原子厚度的薄膜。但是，工艺越先进，工艺缺陷与失败的几率也会增加，其原因，用业界术语来说，就是工艺的window在缩小。所谓的window，就是允许的工艺参数浮动的范围。在关键的步骤里，一旦工艺指标跑出了limit，芯片制造失败的风险就会大大增加。因此，越是先进的工艺，就越要保证工艺的稳定性。而且，也会出现很多很“玄学”的现象。比如，在先进节点的dry etch工艺中，往往会出现”pitch walking“现象。pitch walking，是指芯片某一层图案的周期结构并没有按照掩膜版的设计呈现，而是出现了个别线条的挪动，它会导致图案的周期性受到破坏。